<div id="s0ywa"></div>
  • <em id="s0ywa"><tr id="s0ywa"></tr></em><div id="s0ywa"></div>
    1. 如何使用X-DSP可测性设计与片上调试技术的研究与实现

      资料大小: 4.59 MB

      所需积分: 0

      下载次数:

      用户评论: 0条评论,查看

      上传日期: 2019-03-22

      上 传 者: 易水寒他上传的所有资料

      资料介绍

      标签:cpu(2282)存储器(1880)dsp(5105)

        随着芯片规模的增大和复杂度的上升,片内信号的观测和控制更加困难,对芯片的测试及调试的难度也在?#27426;?#19978;升,芯片的测试和调试问题成为制约整个行业发展的重要因素。如何合理地对数字信号处理器进行可测性设计、建立调试支持成为数字信号处理器设计的核心问题之一。

        X—DSP是作者参与研制的一款高性能低功耗DSP。它具有高级的改进哈佛结构,带有专用逻辑功能的CPU,片内存储器,片内外设和高度专业化的指令集。

        本文根据X.DSP的体?#21040;?#26500;特点及X.DSP对测试的具体需求,提出并实现了包含边界扫描设计和内部全扫描测试技术在内的一整套可测性设计方案。该方案充分考虑了X.DSP的内部结构,以IEEEl 149.1标准为基础,有针对性的选择了一系列成熟可靠的可测性技术和方法,充分利用X.DSP所具有的处理能力和CPU特有的地址、数据总线结构,在尽?#21487;?#30340;增加测试开销的前提下很好的满足了X.DSP对测试的需求。本方案采用自主设计扫描单元的方法实现,大大的提高了设计的灵活性,为调试与测试的接口整合提供了支持。

        本文深入研究了X.DSP在?#20302;?#32423;、指令级、硬件结构级等不同层次上对调试的需求,在上述测试结构的基础上设计了简洁高效的片上硬件调试结构,以很少的调试硬件代价提供了很强的调试能力,通过扫描链结构实现了高效的调试通信和控制通路,支持硬件设计人员对X.DSP内部状态的控制和观察以及对用户程序的调试分析,很好的满足了X.DSP不同层次的调试需求。

        同时本文将调试结构、内?#21487;?#25551;和边界扫描集成在一起,使其共用测试引脚,降低了囡测试而带来的芯片引脚开销。

        为了保证设计的正确性,本文最后对该结构进行了较为完备的测试码开发和功能验证,验证结果表明本文实现的测试与片上调试逻辑运行正确。该结构已经在投片后的X-DSP芯片中得到了实际应用。在投片后的验证过程中,该结构配合X.DSP的集成开发环境,可以实现用户程序的加载、运?#23567;?#35843;试和分析。板级调试的实?#24335;?#26524;表明,该结构能够正确运?#23567;?/p>

      用户评论

      查看全部 条评论

      发表评论请先 , 还没有账号?免费注册

      发表评论

      用户评论
      技术交流、我要发言! 发表评论可获取积分! 请遵守相关规定。
      上传电子资料
      山西快乐十分预测
      <div id="s0ywa"></div>
    2. <em id="s0ywa"><tr id="s0ywa"></tr></em><div id="s0ywa"></div>
        <div id="s0ywa"></div>
      1. <em id="s0ywa"><tr id="s0ywa"></tr></em><div id="s0ywa"></div>
        1. 体彩七星彩开奖直播视频 2019双色球走势图 北京赛车pk10 真人真钱捕鱼 山西11选5规律 香港赛马会开奖 吉林11选5走势图360 江苏快3官网中奖查询 多多乐彩泥生产日期 河北快三走势图遗漏数据 四川福利彩票官网 新东方心经 赛马会救世图 云南快乐十分钟直播 最快nba比分直播